Поки галузь обговорює, чи можливе 2-нм масштабування, зараз відбувається більш критичний зсув: навіть якщо ми зможемо ще більше зменшити транзистори, продуктивність і ефективність більше не підвищуватимуться автоматично.Ніде це не так вірно, як із SRAM, колись найбільш стандартизованим і стабільним блоком у мікросхемах.
Оскільки масиви SRAM збільшуються, а бітові лінії розширюються, виникають серйозні проблеми: збільшення затримки RC, збій запису на дальньому кінці та високе енергоспоживання.SRAM більше не є простою коміркою пам’яті — вона стала ключове вузьке місце що визначає, чи можуть передові мікросхеми працювати надійно.
Справжній прорив у 2 нм полягає не лише у вищій щільності.Це усвідомлення того, що SRAM має розвинутися від проблеми на рівні пристрою до проблеми завдання проектування системного рівня, вирішене шляхом поєднання інновацій у процесі, схемі та компонуванні.
Основне повідомлення
На 2-нм вузлі SRAM зупиняється наступні масштабування процесу.Він вступає в епоху DTCO (Спільна оптимізація технологій проектування) щоб одночасно подолати вузькі місця в щільності, потужності та пропускній здатності.
SRAM: найскладніший блок для масштабування в передових процесах
Масштабування SRAM різко сповільнилося, відрізняючись від масштабування лінійної логіки.Постійне вдосконалення тепер вимагає глибокої спільної оптимізації між процесом і дизайном.
На 2 нм і вище SRAM не може просто зменшитися в процесі — це необхідно переробити з нуля.
Перегин технології: нанолист при 2 нм
Епоха 2-нм приносить структурні зміни в транзисторах:
- Перехід: FinFET → Нанолист (GAA)
- Вищий коефіцієнт Ion/Ioff (сильніші можливості читання/запису)
- Нижчий витік
- Кращий контроль короткого каналу
Результат: кожна бітова лінія може підтримувати майже вдвічі більше комірок, забезпечуючи істотне підвищення щільності.
Основний конфлікт: посилення щільності проти погіршення сигналу
Вища щільність створює нові проблеми:
- Довші бітові лінії → збільшена затримка RC
- Знижена здатність запису на дальніх комірках
- Продуктивність NBL на дальньому кінці набагато слабша, ніж на ближньому
Більші масиви не приносять чистого виграшу — вони вводять спотворення сигналу та ризики надійності.
Рішення: системний рівень SRAM Innovation
Сучасна SRAM покладається на повний набір схем і інновацій компонування, щоб подолати фізичні обмеження:
1. FE-Write Assist
Двостороннє керування та металеве з’єднання відновлюють продуктивність запису на дальньому кінці до рівня ближнього кінця.
2. FE-Pre-Charger
Прискорює зарядку бітових ліній, щоб вирішити вузькі місця швидкості через довгі бітові лінії.
3. Компактне розташування
Конфігурація 2-біт-3 рядки покращує ефективність масиву та щільність за межами масштабування пристрою.
4. SRAM з подвійною накачкою
Дозволяє 1 читання + 1 запис за цикл, збільшуючи пропускну здатність без пошкодження площі (порівняно з 8T SRAM).
5. Подвійне відстеження
Динамічна оптимізація запасу напруги збільшує частоту на 6% і знижує потужність на 11%.
Кінцеві результати: покращено щільність, ефективність, пропускну здатність
2-нм Nanosheet SRAM досягає проривних показників:
- Щільність: 38,1 Мб/мм²
- Покращення Vmin: >300 мВ
- Частота: 4,2 ГГц при 1,05 В
- Ефективність: ~1,19× порівняно з 3 нм SRAM
Зараз SRAM розвивається, щоб відповідати вимогам Архітектури AI та HPC.
Наслідки для галузі
Конкуренція передових напівпровідників змінилася:
- З продуктивності транзистора → пам'ять + з'єднання + можливість проектування системи
- SRAM став прихований визначник продуктивності та ефективності мікросхем ШІ
Висновок
В епоху 2-нм прогрес SRAM більше не відбувається через зменшення розмірів.Це походить від спільна оптимізація схеми пристрою (DTCO), використовуючи методи системного рівня, щоб перевищити фізичні обмеження.
SRAM більше не просто дотримується передових процесів — це так переосмислення цінності передових процесів для ШІ та високопродуктивних обчислень.